Titre : |
Le langage VHDL du langage au circuit,du circuit au langage : cours et exercices corrigés |
Type de document : |
texte imprimé |
Auteurs : |
Jacques weber, |
Mention d'édition : |
3 èm édition |
Editeur : |
Paris : Dunod. |
Année de publication : |
2007 |
Collection : |
Sciences Sup |
Importance : |
282 p |
Présentation : |
Couv.illi.tab.fig.bib.ind |
Format : |
24×17 cm |
ISBN/ISSN/EAN : |
978-2-10-050191-5 |
Langues : |
Français (fre) Langues originales : Français (fre) |
Index. décimale : |
621 Physique appliquée |
Résumé : |
L'utilisation d'un langage évolué (Hardware Description Langage, comme VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. Tous les fabricants de circuits logiques programmables proposent des solutions qui font appel au langage VHDL et les établissements d'enseignement l'utilisent. La troisième édition de cet ouvrage, entièrement refondue, propose une ouverture vers les " systèmes sur une puce " (Systems on a chip, SOC), qui ont pris depuis quelques années une très grande importance. Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre un " fil rouge " qui l'amène à réaliser une application facile à implanter dans un circuit programmable. Les tests et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique. Cette nouvelle édition s'adresse particulièrement aux étudiants des licences professionnelles EEA, des masters EEA et aux élèves ingénieurs. Des compléments sont disponibles sur le site web des auteurs.
|
Note de contenu : |
"Sommaire
Modélisation et synthèse : le même langage
Conception et vérification, le langage VHDL à travers un projet
Simulation de la sémantique du langage VHDL au modèle rétro-annoté vital
Le langage VHDL, éléments de syntaxe"
|
Le langage VHDL du langage au circuit,du circuit au langage : cours et exercices corrigés [texte imprimé] / Jacques weber, . - 3 èm édition . - Paris : Dunod., 2007 . - 282 p : Couv.illi.tab.fig.bib.ind ; 24×17 cm. - ( Sciences Sup) . ISBN : 978-2-10-050191-5 Langues : Français ( fre) Langues originales : Français ( fre)
Index. décimale : |
621 Physique appliquée |
Résumé : |
L'utilisation d'un langage évolué (Hardware Description Langage, comme VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable. Tous les fabricants de circuits logiques programmables proposent des solutions qui font appel au langage VHDL et les établissements d'enseignement l'utilisent. La troisième édition de cet ouvrage, entièrement refondue, propose une ouverture vers les " systèmes sur une puce " (Systems on a chip, SOC), qui ont pris depuis quelques années une très grande importance. Pour découvrir l'ensemble des possibilités offertes par le langage VHDL, le lecteur est invité à suivre un " fil rouge " qui l'amène à réaliser une application facile à implanter dans un circuit programmable. Les tests et les pièges à éviter sont également présentés dans cette démarche d'élaboration d'un nouveau composant numérique. Cette nouvelle édition s'adresse particulièrement aux étudiants des licences professionnelles EEA, des masters EEA et aux élèves ingénieurs. Des compléments sont disponibles sur le site web des auteurs.
|
Note de contenu : |
"Sommaire
Modélisation et synthèse : le même langage
Conception et vérification, le langage VHDL à travers un projet
Simulation de la sémantique du langage VHDL au modèle rétro-annoté vital
Le langage VHDL, éléments de syntaxe"
|
| ![Le langage VHDL du langage au circuit,du circuit au langage vignette](./images/vide.png) |